Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : E 01 L 21/56

Seq. No. for Official Use: R-6835-59

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SHO 60-148864, July 5, 1985

INTENTOR : Trunco RAMATA, NEC Trungrete, Ltd.

4-12-12 Ritemachi, Tamagata-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGENT : Hitoshi UCHIFAPA, Patent Agent

MUNICIPAL OF INVENTIONS: 1

RECUEST FOR EXAMINATION : None

1. Mitle of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

. 2. <u>Clair</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of comercial utility]

This invention relates to a method of namufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin-

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is mounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, ministure leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be ministurized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future ministurization. It can be applied widely to ministure diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Pig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



.

⊕公開特許公報(A)

昭62-9639

@Int_Cl_1

绘别記号

厅内整理番号

企公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

審査請求 未請求 発明の数 1 (全2頁)

公発明の名称 半導体装置の製造方法

到特 题 昭60-148864

登出 既昭60(1985)7月5日

母 明 者 既 侯 常 即 如此 即 人 山形日本電気株式会社

山形市北町 4 丁目12番12号 山形日本電気抹式会社内

山形市北町 4 丁目12番12号

②出 即 人 山形日本电気は気を在る。

94 AB 1

1 発明の名称 半導件装置の表達方法

2 特許請求の疑問

パターンニングされた配配を有するプリント配 舗当板化牛等体テップを搭取し、放牛線体テップ の電板と前配配線との配象を行い、側距倒止後と れを切断分離することを希根とする牛場体展像の 製造方法。

3. 元明の詳細な数明

(宝芸上の利用分野)

本発明は、半導体機能の製造方法に関し、特化 小型トランジスタ。ダイオード、小型ICのテップ部品を信念資本(かつ安価に提供するものであ ス。

(女朱の技術)

. . ..

女夫、 との我の牛選体ナップ税品は、 パンテン

グされたリードフレームに半速はペレットを搭数・ 総線を行ったのち、リード形状の加工を行いテッ プ形状にするものや、セラミック配品に半端はペ レットを搭載・銃艇し機能到止するものがある。 【発明が解決しようとする問題点】

在来の製法に基づくらのは、配金の外では対止 数にすード加工を行うために制度性等の配で劣化 が見られるが、形状寸法のパランキが大をいとい う欠点があり、実装工程でのトラブルの景図となっている。

又、後者の我では、材料が高価である事の外に 材料基準の寸法パランキ。例止寸法パランキが大 えいという欠点があり、そはり実装工品でのトラ ブルの景因となっている。

(問題点を解決するための手数)

本見明は、あらかじわま子表がに合致したパチーシェンタを施したプリント配謝が板に半減体ペレットを搭収し、必要な内部総理を行い、その伝 思子部を製器で創止し、しかる後側止例プリント 配謝が板を切断分離し、個4の半減体ま子に分離 するものである。との数、女子の女気が行の故食 ヤマーキング年の工芸は切断・分割のが使いずれ でもよく、女子は近ヤブロセスの意識化ドより最 もヤシヤナい工程で行えばよい。

(突落例)

次化、本発明について図面を参照して取明する。 第1回は完成した最低の側面及び断面を表わしている。第2回以は本核性の副立に用いるブリント配影者板の傾断面図、何図問はとのブリント配線本板の平面部分図である。以降図面に従い単立 工程を収明する。

プリント配題基板 1 ド半線体ペレット3 をソルデー2 で取りつけ間定し、ポンディングワイヤー 4 で部部する。この様子を第 3 頭に示す。次に、常子面を制度 5 で対止する。対止は全面でも部分的に行ってもよい。第 4 歴にとれを示す。最後に思子を切断分離し発成品となる。この様子を第 5 図に示す。切所はスルーホールの中央部を正確に行う事により、裏面の突低用コンメットとの迷路を扱うことなく分離出来る。

第 5 区は樹脂割止徒の多様を切断分割し、個 4 の仮配として完成した様子を示している新面図である。

1 …… ブリント配知必頼、2 ……マウントソル ダー、3 ……半導体ペレット、4 ……ギンディン クワイヤー、5 ……針上徴程。

代眾人 弁理士 内 灰

(お明の効を)

以上投明したほど、本質明によれば加工地度が 本く品質のよい、小型リードレステップニュリア ま子が持られる。外形に従来のリード加工による ナップキャリアに比較し30~50を小型化する事ができ、今後の小型化志向にも十分時配できる。 果子は小型のダイメードやトランジスタから、大 形のして1ま子さで広く選用出来、その効果に向 り知れない。

4. 四面の世界な設务

第1個は本発明の一実施外による牛油体収制の 部分新面を示した質面図である。

第2回以かよび第2回向はそれぞれブリント配 設計者の断面かよび平面回である。

(京3 間はブリント配製蓄板に半減はベレットを 搭載し外部館子と結譲した様子を表わしている報 面面である。

第4回は半導件ま子面を保護用断能で製止した 様子を表わず断面数である。

